# ⑩ 公 開 特 許 公 報 (A)

昭61-208843

@Int.Cl.⁴

識別記号

庁内整理番号

@公開 昭和61年(1986)9月17日

H 01 L 21/76

M - 7131 - 5F

審査請求 未請求 発明の数 1 (全3頁)

69発明の名称

半導体集積回路装置の製造方法

**創特 願 昭60-50910** 

②出 願 昭60(1985)3月14日

⑩発 明 者

岡 村

健 司

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

⑫代 理 人 弁理士 内 原 晋

明 細 書

1. 発明の名称

半導体集積回路装置の製造方法

### 2. 特許請求の範囲

半導体基板表面から内部に向って海を形成する 工程と、前記簿を含む半導体基板表面に化学気相 成長法による第1のシリコン酸化膜を堆積を加速を の前配第1のシリコン酸化膜をエッチング除 る工程と、シリコン化合物を主成分とする 透布し熱処理を行なって第2のシリコン酸化 形成する工程と、前記簿部以外の前配第2のシ コン能化度をエッチング除去するとにより コン能化度をエッチング除去するとにより コン酸化度を充填する工程とを含むこと特徴と する半導体集積回路装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半海体集積回路装置の製造方法に関し、 特に満を用いた業子分離構造を有する半導体集積 回路装置の製造方法に関する。

〔従来の技術〕

半導体集復回路装置の高集積化においては、素子間分離領域の幅を挟く形成することが必要であり、また素子の微細化において問題となる狭チャネル効果を抑制することが重要である。上記の問題を解決し得る方法として、半導体基板表面から内部に向って調部を形成し、前配溝部を絶線膜等で充填して素子間分離を行なり、いわゆる溝分離構造が提唱されている。

従来、上記簿分離構造を形成する方法として、例えば、第2図(a)に示すように、半導体基板21の表面かよび前記基板表面から内部に向って形成された構部の上に化学気相成長法によってシリコン酸化模22を堆積する。次に第2図(b)に示すように前記シリコン酸化模22をエッチバックして、前記簿部以外の基板表面(架子形成領域)23を 第出させて溝分離構造を完成させる方法がある。

### (発明が解決しようとする問題点)

. . . . .

しかしながら、上記従来技術においては、前記シリコン酸化膜22の表面を平担化させるために前記シリコン酸化膜の膜厚は大きくする必要があるため、前記シリコン酸化度22の堆積に多大な時間を要するという欠点があった。またパックを要するという欠するため、第2図(b)に示すがの時間を要求の方式をである。第2図(b)に示すに変更に変更がある。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2図になった。第2区には、第2区になった。2区になった。第2区になった。2区になったるなった。2区になったるなった。2区になった。2区になった。2区になった。2区になった。2区になった。2区になった。2区になった。2区になった。2区になった。2区になっ

本発明の目的は、前配従来技術の問題点を解決 するものであり、特に、傳部充填工程において、 工程時間の短縮と、再現性および均一性の向上が 可能な半導体集積回路装置の製造方法を提供する ものである。

成長膜はステップカパレッジが良好なシリコン取化膜を用いるのが好ましい。例えばジクロルシラン(SiH<sub>2</sub> Ce<sub>2</sub>)と亜取化登素(N<sub>2</sub>O)を用いて減圧気相成長法によって形成する。成長膜厚は静部を充填するのに必要な膜厚であり、静部の幅が2μmの場合は、シリコン取化膜を平坦部で2μm成長させる。この場合は薄部は完全に集まり且つシリコン酸化膜表面はほぼ平担になる。

次に第1図(b)に示すよりに従来知られているドライエッチングまたはウエットエッチングまたは その両方を用いて、前記講部以外の基板袋面(素子形成領域)13が解出されるまで、前記第1のシリコン酸化級をエッチパックする。前記ニッチパックにおいて、均一性が多少悪くても以後の工程には問題はない。第1図(b)は前記エッチパック量が過圧であった部分、講部15はエッチパック量が過度の部分を示している。

続いて第1図は水示すように、シリコン化合物を主成分とするシラノール(Si(OH)。)のアル

#### [間触点を解決するための手段]

#### 〔 実施例〕

本発明の実施例をMOS型半導体集積回路に適用した場合について第1図(a)~(d)に示した工程順の断面図を参照して以下に詳述する。

まず解1図(a)に示すように、降部の形成された 半導体基板11の上に化学気相成長法により第1 のシリコン酸化膜12を推微する。前記化学気相

コール裕液を、例えば平担部分で1000A程度と なるように、スピンオン塗布して熱処理を行なう。 裕を用いるので界面張力によって海部の深さに 応じた膜厚のシリコン酸化膜が形成される。深い 神部にむいては5000A程度までシリコン酸化度 が形成される。このためエッチバック量が過度で あった溝部150部分は、エッチバック量が過度で であった溝部1450年のシリコン酸化膜16が形成され、また、前記溝部の を板装面(素子形成領域)13上には薄い前記第 2のシリコン酸化膜表面は平担になる。

次に第1図(d)に示すように、前記傳部以外の基板表面(案子形成領域)13が解出されるまで、前記第2のシリコン酸化膜をウエットエッチングによりエッチバックする。前記エッチバックに要する時間は、前記解部以外の基板表面(業子形成領域)13上の薄いシリコン酸化膜を除去するに足る時間であるので短時間であり、且つ、その結果均一性および再現性にも優れ、前記第2のシリ

# 特開昭61-208843 (3)

コン酸化膜16の表面平担性を損なりととが無い。 以下通常の素子形成工程を経て、MOS型半海体 集積回路装置が完成する。なか本発明の実施例に かいて、前配第1のシリコン酸化膜かよび第2の シリコン敏化旋は、前配基板表面(素子形成領域) 13が熱出されるまでエッチバックを行なったが、 必要に応じて一部分を残しても良い。また、本発 明では第1及ひ第2のシリコン酸化膜としてドー プされていないシリコン酸化膜を用いたが、リン ヤボロンなどをドーブしたシリコン酸化膜を用い ても良い。

## (発明の効果)

. . . . . . .

以上詳述したように本発明は、シリコン化合物を主成分とする溶液の表面張力を利用して平担化を実現するので、化学気相成長法で堆積する第1のシリコン酸化膜は従来法よりもはるかに薄い膜厚で十分であるから、堆積時間並びにエッチパック時間が大幅に短縮できる。

また前記第1のシリコン酸化膜のエッチバック 量が半導体基板面内で不均一であってもその上に 盗布する経私の表面張力によって半導体基板表面 は平担化できるので、前工程で選胺にエッチパッ クされた需部が急峻な段差を有することもないか ら半導体集積回路装置の製造歩留りが向上し、ま た信頼性が高まる。

以上述べたように本発明によれば、酵分離構造を従来法に比較してより短時間でしかもより再現性よく形成できかつまた信頼性の高い半導体集積 回路装置が製造可能となる。

### 4. 図面の簡単な説明

第1図(a)~(d)は本発明の実施例を示す断面図、 第2図(a)~(b)は従来技術の例を示す断面図である。 11,21……半導体基板、12,16,22… …シリコン酸化膜、13,23……架子形成領域、 14,24……エッチベックが適正な得部、15, 25……エッチバックが過度な講部。

代理人 弁理士 内 原





